
Digital Circuit and Logic Design

Chapter 7-2
Synchronous circuit Synthesis and Design

Summary of F/F




(a) Active-HIGH input S-R latch

Input		Output
S	R	Q_{n+1}
0	0	Q_n
0	1	0
1	0	1
1	1	-

No Change

Invalid


$Q_{n+1} = S + \overline{R} Q_n$



(b) D edge-triggered flip-flops

Input	Output
D	Q_{n+1}
0	0
1	1

$Q_{n+1} = D$




(c) T edge-triggered flip-flops

Input	Output
T	Q_{n+1}
0	Q_n
1	$\overline{Q}_n$

$Q_{n+1} = T \overline{Q}_n + \overline{T} Q_n$

$Q_{n+1} = T \oplus Q_n$




(d) J-K edge-triggered flip-flops

Input		Output
J	K	Q_{n+1}
0	0	Q_n
0	1	0
1	0	1
1	1	$\overline{Q}_n$


$Q_{n+1} = J \overline{Q}_n + \overline{K} Q_n$

โมเดลของวงจรซีเควนเชียลแบบซิงโครนัส

วงจรซิงโครนัสจะมีโครงสร้าง 2 แบบ คือ Mealy Model และ Moore Model



(ก) Mealy Model



(ข) Moore Model

Present State (y)　　Next State (Y)


อินพุต (x)　　Output (z)

Mealy Model

ตัวอย่างของ Mealy Model

Present State	Input x = 0	Input x = 1
A	B/1	C/0
B	B/0	A/1
C	A/0	C/0

(ก) ตารางสเตต



(ข) แผนภาพสเตต

ทั้ง Next State(Y) และเอาต์พุตจะขึ้นอยู่กับ Present State (y) และอินพุต (x) ของวงจร เขียนสมการได้เป็น Next State : $Y_i = f_i (x_1, x_2, \ldots x_n, y_1, y_2, \ldots y_r)$ เมื่อ $i = 1, 2, 3, \ldots r$


Output : $z_i = h_i (x_1, x_2, \ldots x_n, y_1, y_2, \ldots y_r)$ เมื่อ $i = 1, 2, 3, \ldots m$

Moore Model

ตัวอย่างของ Moore Model

Present State	Input x = 0	Input x = 1	Output z
A	C	B	0
B	B	C	1
C	B	A	0

(ก) ตารางสเตต



(ข) แผนภาพสเตต

โครงสร้างแบบ Moore Model โครงสร้างแบบนี้ Next State จะขึ้นอยู่กับ Present State และอินพุต แต่เอาต์พุตจะขึ้นอยู่กับ Present State เพียงอย่างเดียว

เขียนสมการได้เป็น

$$Y_i = f_i (x_1, x_2, \ldots x_n, y_1, y_2, \ldots y_r) \quad \text{เมื่อ } i = 1, 2, 3, \ldots r$$

$$z_i = h_i (y_1, y_2, \ldots y_r) \quad \text{เมื่อ } i = 1, 2, 3, \ldots m$$


การวิเคราะห์วงจรซีเควนเชียลแบบซิงโครนัส
Sequential Synchronous Circuit Analysis

การวิเคราะห์วงจร (Circuit Analysis) เป็นการพิจารณาคุณสมบัติของวงจร โดยการแสดงรูปของ State Table หรือ State Diagram ของวงจรนั้นๆ โดยมีขั้นตอน ดังนี้

1. สรุปตารางความจริง (Output ของวงจร และ input ของ F/F)
2. หา Next State ด้วยสมการลอจิกหรือตารางความจริงของฟลิปฟลอป
3. เขียน State Table มี 3 วิธี
   - 3.1 เขียนจาก Timing Diagram โดยการป้อนอินพุตให้กับวงจร (สามารถกำหนดอินพุตขึ้นมาได้โดยอิสระ) แล้วทำการเขียนรูปคลื่นแต่ละตำแหน่งของวงจร เช่น Present State (เอาต์พุตของฟลิปฟลอป) input ของ F/F และ Output ของวงจรแล้วเปลี่ยนไปเป็น State Table
   - 3.2 เขียนจาก KM โดยการเขียน KM Output ของวงจร และ input ของ F/F แล้วใช้ตารางความจริงของฟลิปฟลอปแปลงจากอินพุตของฟลิปฟลอปไปเป็น Next State นำ Next State และเอาต์พุตของวงจรไปเขียนรวมกันเป็น State Table
   - 3.3 เขียนจากสมการลอจิก โดยการแทนค่าตัวแปรลงในสมการ Next State ของฟลิปฟลอป แล้วนำไปเขียนเป็น State Table ในกรณีที่หน่วยความจำเป็น D Flip-Flop วิธีนี้ จะเหมือนกับวิธี KM
4. นำ State Table ไปเขียนเป็น State Diagram

การวิเคราะห์วงจรซีเควนเชียลแบบซิงโครนัส
Sequential Synchronous Circuit Analysis

ตัวอย่าง1 จงเขียน State Table และ State Diagram ของวงจร



เขียนสมการลอจิกของวงจรได้เป็น

$z = xy,$

$D = x\bar{y} + \bar{x}y = x \oplus y$


**สมการลอจิกช่วยให้การเขียน Timing Diagram ง่ายขึ้น เนื่องจาก D-FF , ขา input ของ FF (D) = Next State (Y)

วิธีทำ

ใช้ Timing Diagram

กำหนด x = 0110100 เป็นแบบระดับสัญญาณ $y^0 = 0$

นำไปเขียน Timing Diagram ได้ดังรูป



ตอบ


State Table

PS y	Input x = 0	Input x = 1
0	0/0	1/0
1	1/0	0/1

D/z

การวิเคราะห์วงจรซีเควนเชียลแบบซิงโครนัส
Sequential Synchronous Circuit Analysis

ตัวอย่าง1(ต่อ) จงเขียน State Table และ State Diagram ของวงจร



Logic function D-FF: Y = D

วิธีที่ 2 ใช้ KM

เขียน KM ของ Y และ z

Y	x=0	x=1
y=0	0	1
y=1	1	0

$Y = x \oplus y$

z	x=0	x=1
y=0	0	0
y=1	0	1

$z = xy$

อาจจะกำหนด State เป็นตัวอักษรโดยให้ 0 = A, 1 = B เขียน State Table ใหม่ แล้ว เปลี่ยนเป็น state diagram


PS \ Input x	0	1
0	0/0	1/0
1	1/0	0/1

Y/z

State Table


PS \ Input x	0	1
A	A/0	B/0
B	B/0	A/1

State Diagram



การวิเคราะห์วงจรซีเควนเชียลแบบซิงโครนัส
Sequential Synchronous Circuit Analysis

ตัวอย่าง2 จงเขียน State Table และ State Diagram ของวงจร




เขียนสมการลอจิกของวงจรได้เป็น

$$z = xy,\ T = xy + \bar{x}\bar{y} = \overline{x \oplus y}$$

**สมการลอจิกช่วยให้การเขียน Timing Diagram ง่ายขึ้น

วิธีที่ 1 ใช้ Timing Diagram

กำหนด x = 01101000 เป็นแบบพัลส์, $y^0 = 0$



State Table


PS y \ Input x	0	1
0	1/0	0/0
1	1/0	0/1 ← Y/z

(Y/z = Next State/Output)

$Y = T \oplus Q_n$

การวิเคราะห์วงจรซีเควนเชียลแบบซิงโครนัส
Sequential Synchronous Circuit Analysis

ตัวอย่าง2(ต่อ) จงเขียน State Table และ State Diagram ของวงจร



วิธีที่ 2 ใช้ KM

เขียน KM ของ Y และ z

z = xy

y \ x	0	1
0	0	0
1	0	1

T = x ⊕ y

T: y \ x	0	1
0	1	0
1	0	1

Y

y \ x	0	1
0	1	0
1	1	0


อาจจะกำหนด State เป็นตัวอักษรโดยให้ 0 = A, 1 = B เขียน State Table ใหม่ แล้ว เปลี่ยนเป็น state diagram

PS \ Input x	0	1
0	1/0	0/0 ← Y/z
1	1/0	0/1

State Table


PS \ Input x	0	1
A	B/0	A/0
B	B/0	A/1

State Diagram



การวิเคราะห์วงจรซีเควนเชียลแบบซิงโครนัส
Sequential Synchronous Circuit Analysis

ตัวอย่าง2 จงเขียน State Table และ State Diagram ของวงจร



วิธีที่ 3 ใช้สมการลอจิก

จากวงจร $T = \overline{x \oplus y} = \bar{x}\bar{y} + xy$, $Q_n = y$, $Q_{n+1} = Y$

จากสมการลอจิกของฟลิปฟลอป $Q_{n+1} = T\bar{Q}_n + \bar{T}Q_n$

$Y = T\bar{y} + \bar{T}y = (\bar{x}\bar{y} + xy)\bar{y} + (\bar{x}\bar{y} + \bar{x}y)y = \bar{x}\bar{y} + \bar{x}y = \bar{x}$

เขียน KM ของ Y และ z ได้ดังนี้

$Y = \bar{x}$

y \ x	0	1
0	1	0
1	1	0

$z = xy$

y \ x	0	1
0	0	0
1	0	1


PS \ Input x	0	1
0	1/0	0/0
1	1/0	0/1

Y/z

State Table

PS \ Input x	0	1
A	B/0	A/0
B	B/0	A/1

State Diagram



การสังเคราะห์วงจรซีเควนเชียลแบบซิงโครนัส
Sequential Synchronous Circuit Synthesis

การสังเคราะห์วงจร (Circuit Synthesis) เป็นการออกแบบวงจร พิจารณาจากข้อกำหนด State Table หรือ State Diagram แล้วแปลงกลับไปเป็นวงจร


ขั้นตอนการออกแบบวงจร

การออกแบบวงจรซีเควนเชียลแบบซิงโครนัสมีขั้นตอนการออกแบบดังนี้

1. ศึกษาปัญหาโจทย์ และเขียนตาราง
2. ทำการลดทอนสเตตของวงจรให้มีจำนวนสเตตน้อยที่สุด โดยที่วงจรยังคงมีคุณสมบัติเหมือนเดิม
3. ถ้าตารางสเตตอยู่ในรูปตัวอักษรหรือตัวเลขฐานสิบ ให้เปลี่ยนเป็นเลขฐานสอง เรียกตารางสเตตในกรณีนี้ว่า Binary State Table หรือ Transition Table
4. กำหนดชนิดฟลิปฟลอปที่จะใช้ในวงจร ทำการเขียน KM อินพุตของฟลิปฟลอป (เรียก KM นี้ว่า Excitation Map) และเขียน KM เอาต์พุตของวงจร (เรียก KM นี้ว่า Output Map) $2^{N_{FF}-1} < N_S \leq 2^{N_{FF}}$
5. ทำการลดทอน Excitation Map และ Output Map เขียนเป็นสมการลอจิก
6. นำสมการลอจิกไปเขียนเป็นวงจร

Summary of F/F (Transition/Switching Table)

จำให้ได้!!




(a) Active-HIGH input S-R latch

Input		Output	
S	R	Q_{n+1}	
0	0	Q_n	No Change
0	1	0	
1	0	1	
1	1	-	Invalid

$Q_{n+1} = S + \overline{R} Q_n$

Q_n	Q_{n+1}	S	R
0	0	0	d
0	1	1	0
1	0	0	1
1	1	d	0




(b) D edge-triggered flip-flops

Input	Output
D	Q_{n+1}
0	0
1	1

$Q_{n+1} = D$

Q_n	Q_{n+1}	D
0	0	0
0	1	1
1	0	0
1	1	1




(c) T edge-triggered flip-flops

Input	Output
T	Q_{n+1}
0	Q_n
1	$\overline{Q}_n$

$Q_{n+1} = T \overline{Q}_n + \overline{T} Q_n$

$Q_{n+1} = T \oplus Q_n$

Q_n	Q_{n+1}	T
0	0	0
0	1	1
1	0	1
1	1	0



(d) J-K edge-triggered flip-flops

Input		Output
J	K	Q_{n+1}
0	0	Q_n
0	1	0
1	0	1
1	1	$\overline{Q}_n$

$Q_{n+1} = J \overline{Q}_n + \overline{K} Q_n$

Q_n	Q_{n+1}	J	K
0	0	0	d
0	1	1	d
1	0	d	1
1	1	d	0

การสังเคราะห์วงจรซีเควนเชียลแบบซิงโครนัส
Sequential Synchronous Circuit Synthesis

ตัวอย่าง1 จงออกแบบวงจรซิงโครนัสที่มีคุณสมบัติเป็นไปตาม State Table ที่กำหนด
โดยใช้ D Flip-Flop เป็นหน่วยความจำ (วงจรนับ/ลด 0<->3 เมื่อ x=0/1, โดย z = 1 เมื่อ นับจาก 1<->2)

State Table

PS \ Input x	0	1
A	A/0	B/0
B	A/0	C/1
C	B/0	D/0
D	C/1	D/0

1. หาจำนวน F/F

$$2^{N_{FF}-1} < N_S \le 2^{N_{FF}}$$

เมื่อ N_{FF} คือจำนวนฟลิปฟลอป

N_S คือจำนวนสเตต

จากโจทย์ จำนวนสเตต $N_S = 4$ ∴ จำนวนฟลิบฟลอบ $N_{FF} = 2$

ดังนั้น จึงเขียนแทนสเตต ด้วยเลขฐานสอง ขนาด 2 บิต คือ y_1, y_2

2. กำหนด Binary State (State Assignment)

State	y_1	y_2
A	0	0
B	0	1
C	1	1
D	1	0

3. หา Transition Table

y_1y_2 \ x	0	1
00	00/0	01/0
01	00/0	11/1
11	01/0	10/0
10	11/1	10/0

Y_1Y_2/z

การสังเคราะห์วงจรซีเควนเชียลแบบซิงโครนัส
Sequential Synchronous Circuit Synthesis

ตัวอย่าง1(ต่อ) จงออกแบบวงจรซิงโครนัสที่มีคุณสมบัติเป็นไปตาม State Table ที่กำหนด โดยใช้ D Flip-Flop เป็นหน่วยความจำ

จาก 3. Transition Table

y_1y_2 \ x	0	1
00	00/0	01/0
01	00/0	11/1
11	01/0	10/0
10	11/1	10/0

Y_1Y_2/z

* y_1 (0) => Y_1 (0) ต้องการ i/p ของ D-FF (D) = 0

$$Q_{n+1} = D$$

4. เขียน Excitation Map และ Out Map

Y_1 -> D_1

y_1y_2 \ x	0	1
00	0	0
01	0	1
11	0	1
10	1	1

Excitation Map D_1

(เหมือนกับ Y_1)

Y_2 -> D_2

y_1y_2 \ x	0	1
00	0	1
01	0	1
11	1	0
10	1	0

Excitation Map D_2

(เหมือนกับ Y_2)

y_1y_2 \ x	0	1
00	0	0
01	0	1
11	0	0
10	1	0

Output Map z


5. เขียนสมการลอจิก

$$D_1 = xy_2 + y_1\overline{y_2}$$

$$D_2 = x\overline{y_1} + \overline{x}y_1 = x \oplus y_1$$

$$z = x\overline{y_1}y_2 + \overline{x}y_1\overline{y_2}$$

6. นำสมการลอจิกไปเขียนเป็นวงจรลอจิก



การสังเคราะห์วงจรซีเควนเชียลแบบซิงโครนัส
Sequential Synchronous Circuit Synthesis

ตัวอย่าง2 จงออกแบบวงจรซิงโครนัสที่มีคุณสมบัติเป็นไปตาม State Table ที่กำหนด โดยใช้ JK Flip-Flop เป็นหน่วยความจำ

State Table

PS \ Input x	0	1
A	A/0	B/0
B	A/0	C/1
C	B/0	D/0
D	C/1	D/0

1. หาจำนวน F/F

$$2^{N_{FF}-1} < N_S \leq 2^{N_{FF}}$$

เมื่อ N_{FF} คือจำนวนฟลิปฟลอป

N_S คือจำนวนสเตต

จากโจทย์ จำนวนสเตต $N_S = 4$ ∴ จำนวนฟลิบฟลอบ $N_{FF} = 2$

ดังนั้น จึงเขียนแทนสเตต ด้วยเลขฐานสอง ขนาด 2 บิต คือ y_1, y_2

2. กำหนด Binary State (State Assignment)

State	y_1	y_2
A	0	0
B	0	1
C	1	1
D	1	0

3. หา Transition Table

y_1y_2 \ x	0	1
00	00/0	01/0
01	00/0	11/1
11	01/0	10/0
10	11/1	10/0

Y_1Y_2/z

การสังเคราะห์วงจรซีเควนเชียลแบบซิงโครนัส
Sequential Synchronous Circuit Synthesis

ตัวอย่าง2(ต่อ) จงออกแบบวงจรซิงโครนัสที่มีคุณสมบัติเป็นไปตาม State Table ที่กำหนด โดยใช้ JK Flip-Flop เป็นหน่วยความจำ

จาก 3. Transition Table

y_1y_2 \ x	0	1
00	00/0	01/0
01	00/0	11/1
* 11 **	01/0	10/0
10	11/1	10/0

Y_1Y_2/z

$$Q_{n+1} = J\bar{Q}_n + \bar{K}Q_n$$

	$Q_n = y$	$Q_{n+1} = Y$	J	K
	0	0	0	d
	0	1	1	d
**	1	0	d	1
*	1	1	d	0

Input Table ของ J-K Flip-Flop

*y_1 (1) => Y_1 (1) ต้องการ i/p ของ JK-FF (J_1) = d, (k_1) = 0

**y_2 (1) => Y_2 (0) ต้องการ i/p ของ JK-FF (J_2) = d, (k_2) = 1

4. เขียน Excitation Map (J_1, K_1, J_2, K_2) โดยอาศัย state table ของ FF ที่กำหนด และเขียน Output Map (z)

y_1y_2 \ x	0	1
00	0	0
01	0	1
11	d	d *
10	d	d

J_1

y_1y_2 \ x	0	1
00	d	d
01	d	d
11	1	0 *
10	0	0

K_1

y_1y_2 \ x	0	1
00	0	1
01	d	d
11	d	d **
10	1	0

J_2

y_1y_2 \ x	0	1
00	d	d
01	1	0
11	0	1 **
10	d	d

K_2


y_1y_2 \ x	0	1
00	0	0
01	0	1
11	0	0
10	1	0

z

การสังเคราะห์วงจรซีเควนเชียลแบบซิงโครนัส
Sequential Synchronous Circuit Synthesis

ตัวอย่าง2(ต่อ) จงออกแบบวงจรซิงโครนัสที่มีคุณสมบัติเป็นไปตาม State Table ที่กำหนด โดยใช้ JK Flip-Flop เป็นหน่วยความจำ

จาก 4. Excitation Map (J_1, K_1, J_2, K_2) และ Output Map (z)



5. เขียนสมการลอจิก (ลดรูปด้วย KM)

$$J_1 = xy_2 \qquad K_1 = \bar{x}y_2 \qquad J_2 = x\bar{y_1} + \bar{x}y_1 = x \oplus y \qquad K_2 = xy_1 + \bar{x}\bar{y_1} = \bar{J_2} \qquad Z = x\bar{y_1}y_2 + \bar{x}y_1\bar{y_2}$$

การสังเคราะห์วงจรซีเควนเชียลแบบซิงโครนัส
Sequential Synchronous Circuit Synthesis

ตัวอย่าง2(ต่อ) จงออกแบบวงจรซิงโครนัสที่มีคุณสมบัติเป็นไปตาม State Table ที่กำหนด โดยใช้ JK Flip-Flop เป็นหน่วยความจำ

จาก 5. สมการลอจิก

$$J_1 = xy_2$$


$$K_1 = \bar{x}y_2$$

$$J_2 = x\bar{y}_1 + \bar{x}y_1 = x \oplus y$$

$$K_2 = xy_1 + \bar{x}\bar{y}_1 = \bar{J}_2$$

$$z = x\bar{y}_1 y_2 + \bar{x}y_1\bar{y}_2$$

6. นำสมการลอจิกไปเขียนวงจรลอจิก



การสังเคราะห์วงจรซีเควนเชียลแบบซิงโครนัส
Sequential Synchronous Circuit Synthesis

การออกแบบวงจรโดยใช้สมการลอจิกของ F/F

ตัวอย่าง3 จงออกแบบวงจรซิงโครนัสที่มีคุณสมบัติเป็นไปตาม State Table ที่กำหนด โดยใช้ JK Flip-Flop เป็นหน่วยความจำ

State Table

y_1y_2 \ x	0	1
00	00/0	01/0
01	00/0	11/1
11	01/0	10/0
10	11/1	10/0

Y_1Y_2/z

จากสมการลอจิกของ J-K Flip-Flop

$$Q_{n+1} = J\overline{Q_n} + \overline{K}Q_n$$

พิจารณา Flip-Flop 1 $Y_1 = J_1\overline{y_1} + \overline{K_1}y_1$

เขียน KM ของ Y_1 จาก Transition Table

y_1y_2 \ x	0	1	
00	0	0	$\bar{y}_1$
01	0	1	
11	0	1	y_1
10	1	1	

Y_1

ทำการลดทอน KM ของ Y_1 โดยแบ่งเป็น 2 กลุ่ม คือ กลุ่ม $\overline{y_1}$ กับ y_1

กลุ่ม $\overline{y_1}$ จะได้ $x\overline{y_1}y_2 = (xy_2)\overline{y_1}$

กลุ่ม y_1 จะได้ $xy_1 + y_1\overline{y_2} = (x + \overline{y_2})y_1$

$$Y_1 = (xy_2)\overline{y_1} + (x + \overline{y_2})y_1$$

โดยการเทียบรูปฟอร์มกับสมการลอจิกของฟลิปฟลอปจะได้

$$J_1 = xy_2, \overline{K_1} = x + \overline{y_2}, K_1 = \overline{x + \overline{y_2}} = \bar{x}y_2$$

การสังเคราะห์วงจรซีเควนเชียลแบบซิงโครนัส
Sequential Synchronous Circuit Synthesis

การออกแบบวงจรโดยใช้สมการลอจิกของ F/F

ตัวอย่าง3(ต่อ)จงออกแบบวงจรซิงโครนัสที่มีคุณสมบัติเป็นไปตาม State Table ที่กำหนด โดยใช้ JK Flip-Flop เป็นหน่วยความจำ

State Table

y_1y_2 \ x	0	1
00	00/0	01/0
01	00/0	11/1
11	01/0	10/0
10	11/1	10/0


Y_1Y_2/z

จากสมการลอจิกของ J-K Flip-Flop

$$Q_{n+1} = J\overline{Q_n} + \overline{K}Q_n$$

พิจารณา Flip-Flop 1 $Y_2 = J_2\overline{y_2} + \overline{K_2}y_2$

เขียน KM ของ Y_2 จาก Transition Table



ทำการลดทอน KM ของ Y_2 โดยการแบ่งเป็น 2 กลุ่มคือ กลุ่ม $\overline{y_2}$ กับ y_2

กลุ่ม $\overline{y_2}$ จะได้ $x\overline{y_1}\,\overline{y_2} + \overline{x}y_1\,\overline{y_2} = (x \oplus y_1)\overline{y_2}$

กลุ่ม y_2 จะได้ $x\overline{y_1}y_2 + \overline{x}y_1y_2 = (x \oplus y_1)y_2$

$$Y_2 = (x \oplus y_1)\overline{y_2} + (x \oplus y_1)y_2$$

โดยการเทียบรูปฟอร์มกับสมการฟลิปฟลอปจะได้

$$J_2 = x \oplus y_1, \overline{K_2} = x \oplus y_1, K_2 = \overline{x \oplus y_1} = \overline{J_2}$$

การสังเคราะห์วงจรซีเควนเชียลแบบซิงโครนัส
Sequential Synchronous Circuit Synthesis

การออกแบบวงจรโดยใช้สมการลอจิกของ F/F

ตัวอย่าง3(ต่อ)จงออกแบบวงจรซิงโครนัสที่มีคุณสมบัติเป็นไปตาม State Table ที่กำหนด โดยใช้ JK Flip-Flop เป็นหน่วยความจำ

6. นำสมการลอจิกไปเขียนวงจรลอจิก

$$J_1 = xy_2$$

$$K_1 = \bar{x}y_2$$

$$J_2 = x\bar{y}_1 + \bar{x}y_1 = x \oplus y$$

$$K_2 = xy_1 + \bar{x}\bar{y}_1 = \bar{J}_2$$

$$z = x\bar{y}_1 y_2 + \bar{x}y_1\bar{y}_2$$

